지난 2014년 4월 TSMC의 창업자인 모리스 창이 미국 스탠포드 대학에서 강연할 당시 참석한 젠슨황 엔비디아 CEO가 자신의 강연 참석 소감을 말하는 모습.[스탠포드대학 유튜브 캡처]

[헤럴드경제=김지헌 기자] 삼성에게 최첨단 3나노 칩 양산 속도에서 밀린 글로벌 파운드리(반도체 칩 위탁생산) 1위 TSMC가 차세대 첨단 칩인 2나노 개발에 바짝 독기가 오른 모습이다. TSMC는 글로벌 그래픽처리장치(GPU) 1위 기업 엔비디아로부터 2나노미터(㎚·1㎚는 10억분의 1m) 개발을 지원받고 있다. 엔비디아 CEO(최고경영자) 젠슨 황은 대만계 미국인으로 TSMC의 창업자인 모리스 창을 ‘자신의 영웅’이라고 부를 정도다. 여기에 2나노 칩 제조를 위한 대만 본토 내 건설도 정부 지원 하에 본격화한 모습이다. TSMC와 맞서 첨단 칩 기술 프리미엄을 확보해야 하는 삼성에 대한 파트너십 구축과 정부 지원이 절실하단 지적이 나온다.

25일 자유시보 등 외신에 따르면 대만 TSMC는 엔비디아·시놉시스·ASML과 협력해 최첨단 파운드리 공정인 2나노 이하 기술 개발에 속도를 내고 있다. 이들 기업은 리소그래피(실리콘 웨이퍼에 회로 패턴을 새기는 공정) 분야에서 협력을 강화하기로 했다.

미국의 시놉시스는 전자설계자동화(EDA) 업체로 소프트웨어 프로그램을 지원하며, 네덜란드 ASML은 3000억~5000억원을 호가하는 극자외선(EUV) 노광장비를 제조해 공급하는 역할을 맡는다.

특히 GPU 칩 설계 업체인 엔비디아의 기술이 주목된다. 엔비디아의 가속 컴퓨팅 기술이 TSMC의 2나노 기술 개발에 절실하다는 평가다. 엔비디아는 지난 21일(현지시간) 홈페이지를 통해 TSMC, ASML, 시놉시스와 함께 하는 2나노 기술 지원 소식을 밝혔다. 쿨리소(cuLitho)라는 라이브러리 기술을 통해 기존 리소그래피보다 최대 40배 가량 성능을 높여 관련 작업을 할 수 있다는 설명이다.

첨단 칩을 개발할수록 리소그래피 과정에서 더 작은 트랜지스터와 와이어 연결이 진행되면서 회로를 찍어내는 데 사용되는 구조적 틀이 훨씬 더 복잡해지는 것으로 알려졌다. 이에 따라 연산 작업이 기하급수적으로 늘어나고 있다. 이런 기하급수적 연산을 매우 빠르게 처리해야 칩 생산이 빨라지는데, 이때 엔비디아의 제품이 속도를 크게 향상시킬 것이란 설명이다.

젠슨 황 엔비디아 CEO는 “반도체 리소그래피 기술이 물리적으로 한계에 다다른 상황”이라며 “이번 협력으로 반도체 제조 공장(팹)은 생산량을 늘리는 동시에 탄소 배출량을 줄이고 2나노 이하의 기반을 구축할 수 있다”고 강조했다.

젠슨황 엔비디아 최고경영자(CEO) 모습. [씨넷 하이라이트 유튜브 캡처]

엔비디아, TSMC, 시놉시스, ASML가 2나노 칩 기술을 위해 협력하기로 했다.[엔비디아 유튜브 캡처]

세계 반도체 톱클래스인 이들의 협력은 TSMC의 2나노 미터 이하 공정 개발에 기여할 것이라고 외신은 보도했다. 웨이저자 TSMC CEO “이번 개발은 반도체의 지속적인 소형화에 중요한 기여를 한다”고 말한 것으로 알려졌다.

TSMC는 2나노 기술의 개발 뿐 아니라 직접적인 생산에도 속도를 내고 있다. ‘대만의 실리콘밸리’로 불리는 신주에 2나노 공정 기반의 반도체를 생산할 신공장 건설에 돌입했다고 일본 니혼게이자이신문(닛케이)이 최근 보도했다.

신주는 대만 수도 타이베이에서 남서쪽으로 약 60km 떨어져 있다. TSMC 본사를 비롯해 수많은 반도체 기업이 밀집해 있다. 닛케이에 따르면 2나노 공장 1곳을 짓는 데만 최소 2조엔(약 20조 원)이 필요하다. TSMC는 이런 공장을 4곳 건설하기로 했다. 최소 80조 원이 투입되는 셈이다. 이는 TSMC 역사상 최대 규모의 사업으로 빠르면 2025년 양산을 시작한다.

TSMC는 작년 12월부터 3나노 제품 양산에 들어갔고, 이르면 2026년에 1나노 공장을 북부 타오위안 룽탄 과학단지에 착공해 2027년 시범 생산, 2028년 양산에 들어간다는 계획도 수립한 것으로 알려졌다.

TSMC 공장 전경. [씨넷 하이라이트 유튜브 캡처]

이런 가운데 삼성의 첨단 칩 기술 개발 우위를 위한 전폭적인 파트너십 구축과 지원이 필요하다는 지적이 나온다.삼성은 현재 TSMC와 동일하게 2025년 2나노 양산하겠다는 계획을 발표했다. 또 2027년 1.4나노 공정의 반도체 양산에도 나설 것이라고 밝히며 TSMC에 대한 기술 우위를 지속적으로 증명하겠다는 입장을 전한 상태다.

실제로 삼성은 지난해 6월 차세대 트랜지스터 구조인 ‘게이트올어라운드(GAA)’ 공정을 적용한 3나노 양산에 성공했다. TSMC는 이보다 6개월 늦은 12월에야 양산을 시작한 상태다. TSMC는 현재 기존의 핀펫 트랜지스터 구조를 활용해 칩 양산을 하고 있는 상태로 트랜지스터 기술 측면에선 삼성에 뒤처졌다는 평가다.

그러나 올해 들어 2나노 첨단 칩 경쟁이 본격화되면서 삼성이 긴장을 늦출 수 없게 됐다는 지적이다. 업계 관계자는 “칩 기술이 고도화될 수록 삼성 혼자 할 수 없다는 것은 삼성도 잘 알고 있는 부분일 것”이라며 “2나노 기술도 삼성이 앞서기 위해서는 팹 공장 투자 뿐 아니라 ASML과 그 외 다양한 기술 기업과의 파트너십이 구축될수 있도록 적극적인 지원이 필요하다”고 강조했다.